溅射靶材【【芯慧通·知识】一文看懂集成电路材料——溅射靶材】-银河登录入口welcome

高纯溅射靶材主要是指纯度为 99.9%~99.9999%(3n～6n)的金属或非金属靶材，应用于电子元器件制造的物理气相沉积(pvd)工艺，是制备集成电路芯片、平板显示、光伏太阳能电池等电子薄膜的关键材料。物理气相沉积是利用离子源产生的离子在真空中经过加速聚集而形成高速的离子束流轰击靶材表面，离子和靶材表面原子发生动能交换，使靶材表面的原子离开固体并沉积在基底表面，是制备薄膜材料的主要技术之一。集成电路制造工艺用靶材对金属的纯度、杂质的含量和缺陷的控制要求高，对晶粒和晶向均匀性要求高，对加工精度要求高，在靶材所有应用领域的技术要求中首屈一指。

靶材技术的发展与集成电路薄膜技术的进步息息相关。随着集成电路工艺技术的不断推进，芯片性能的提升更大程度地依赖材料技术和系统集成技术的发展，各种高纯金属、新型合金及化合物的功能薄膜不断得以开发。这些新材料的应用在制造具有更高运行速度、更强性能特征和更低功耗的集成电路器件方面发挥着重要作用。目前，集成电路制造用靶材主要包括铝靶材、钛靶材、铜靶材、钽靶材及其合金靶材，以及钴靶材、镍及合金靶材、稀贵金属靶材等。

高纯铝（al）及其合金靶材主要有以下几个用途：在0.13µm以上技术节点工艺主要用于集成电路制造后段金属互连工艺；在45nm和28nm技术节点的两个平面cmos工艺中作为功函数材料用于高k金属栅工艺，调节器件的阈值电压；在所有的技术节点都可以以铝衬垫（al pad）的形式应用于最顶层金属，通过铝衬垫与外部电路形成金属连接。依据不同的应用要求，铝及其合金靶材主要有5n~5n5（99.999%~99.9995%）纯al、al-0.5%cu、al-1%si、al-1%si-0.5%cu等品种。另外，在芯片封装工艺中也会用到铝及其合金靶材，有5n及5n5纯al、al-0.5%cu、al-4%cu等。

高纯钛（ti）靶材用于pvd溅射高纯钛金属薄膜。在0.25µm以上技术节点工艺中，ti一般采用sip（self ionized plasma）pvd技术溅射而成。随着半导体技术的发展，在0.18µm及其以下技术节点工艺中，基本都采用imp（ionized metal plasma）pvd技术。

ti以其较好的阶梯覆盖率和沉积速度，主要用在0.13µm以上技术节点的以铝金属互连为主的后段全局互连，以及不同技术节点下的接触孔局部互连，将钛及钛的氮化物薄膜相配合用作金属互连阻挡层。在45nm及其以下技术节点，ti的金属氮化物还可作为硬掩膜材料用于后段铜金属互连工艺中，从而获得控制良好的互连通孔和沟槽精细结构。钛在0.25µm以上技术节点工艺中，可以通过pvd技术形成硅化物（tisi），以自对准工艺应用于源－漏和栅极区，起降低接触电阻的作用。另外，在芯片封装工艺中也会用到钛靶材。钛靶材纯度一般为4n5~5n（99.995%~99.999%）。

在大规模集成电路互连工艺中，随着技术节点的持续微缩，由于铝线的抗电迁移和抗应力迁移能力较弱，容易形成导线空洞缺陷而造成电路失效。为了改善铝金属互连的导电性和可靠性等，从0.13µm技术节点开始，逐步采用铜代替铝作为金属互连材料，使得器件可以做得更小、更密集，铜布线也可以做得更薄，以降低互连之间的阻抗干扰。但同时，由于铜的刻蚀非常困难，因此铜互连采用嵌入式工艺，即大马士革电镀工艺 (damascene technology)。该工艺是在刻蚀后的沟槽内先溅射扩散阻挡层和铜种籽层，然后通过电镀的方法在沟槽内填充铜，最后采用cmp抛光的方法实现平坦化。溅射铜种籽层需要用到高纯铜金属靶材。随着集成电路制造线宽越来越细，为了降低由铜原子扩散导致的金属污染，根据产品设计工艺要求，会部分选择掺有微量铝（0.11%wtal）、锰(0.5-10%wtmn)等的铜合金靶材。同时，电沉积铜还需要用到含磷的铜（cup）作为阳极[79]。通常，高纯cu靶材的纯度要求6n（99.9999% )及以上，cup阳极中p的含量要求在400~650ppm范围内。

高纯钽金属靶材主要作为cu互连线的阻挡层应用在130µm及其以下技术节点的集成电路芯片制造中。由cu逐渐取代al作为金属互连材料的同时也带来了cu金属原子的扩散污染等问题。由于ta热稳定性好、电阻率低，与cu的附着性好且惰性强，因此在cu互连工艺中，由高纯钽及氮化钽薄膜取代钛及其氮化钛薄膜被用作cu互连金属导线的扩散阻挡层。ta靶材纯度一般要求4n（99.99%）以上，高端ta靶材的纯度要求4n5（99.995%）以上。

自0.18μm技术节点开始到90nm，源极、漏极和栅极的自对准硅化物由使用钛硅化物转变到钴硅化物，而靶材也从ti靶材转换成co靶材。钴硅化物具有优异的高温抗氧化性及良好的导电、导热性能，一般通过pvd溅射技术制备后，经过高温退火处理形成金属硅化物合金薄膜，在源区、漏区和栅极与接触孔金属互连，起降低接触电阻的作用。高纯co靶材的纯度一般要求为5n（99.999%）或以上。

需要注意的是，钴是一种软磁材料，在pvd工艺中会导致钴靶表面的磁场很低，使钴靶材难以发生溅射，需要采用合理的工艺控制co靶材内部微观组织结构，提高co靶材的磁导率，使其适合集成电路的溅射镀膜工艺。co靶材的焊合率要求较高，通常要达到98%以上，以保证co靶材在溅射时有良好的导热性。

随着半导体技术的发展，当技术节点发展到65nm时，自对准硅化物需要更低的接触电阻、更低的硅化物耗硅量以及更低的硅化物合成温度。常规的钴硅化物已经不能适应半导体器件发展的需求，镍硅化物薄膜开始取代钴硅化物而成为沿用至今的主流工艺技术。镍硅化物通过高纯度镍金属靶材经pvd溅射工艺与硅衬底反应而成。为了提高镍硅化物的高温稳定性、降低接触电阻，添加一定量的金属铂改善界面结构，同时，降低半导体器件的功耗和电流，提升传输速度。目前，工艺中应用的大部分是镍铂（nipt）靶材，用在65nm及其以下技术节点工艺的高纯镍铂（nipt）金属靶材的纯度在4n5（99.995%）以上。

高纯钨（w）金属主要用于逻辑器件及存储器芯片的接触孔工艺中，在线宽尺寸较大时，可以采用pvd溅射工艺来制备。随着技术的快速进步，自0.25µm技术节点开始，逻辑器件工艺已经完全采用拥有较高填充能力的cvd工艺来制造，但是在一些存储器的应用中，由于对器件的运行速度要求不像逻辑器件那样高，接触孔的线宽往往较大，仍然采用高纯w靶材的pvd溅射技术进行接触孔薄膜填充。然而，随着三维存储器对互连提出越来越高的要求，未来接触孔填充技术也有可能转移到cvd沉积方式上。钨钛（w-10wt%ti）合金靶材可用于后期的封装阻挡层。钨硅（wsi）合金作为栅极阻挡层可用在存储器的栅极堆叠结构中。w及w合金靶材的纯度通常在5n（99.999%）以上。

稀贵金属靶材如铂（pt）、钌（ru）、铱（ir）以及特种合金靶材如fecota、crtati、feco、fecob等，由于具有高温抗氧化、抗腐蚀及稳定的电学、热学和磁学等优异、独特的物理和化学性能，被广泛应用在制造集成电路逻辑器件芯片、mems芯片及新型相变存储器和磁性存储器的工艺中。其中，稀贵金属靶材的纯度通常在5n(99.999%)以上；特种合金靶材的纯度通常在3n5(99.95%)以上。